Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем

Черемисинова, Л. Д.; Базилевич, Р. П.; Логинова, И. П.; Щербюк, И. Ф.; Базилевич, Л. В.


	Наукова періодика України		Control systems & computers

Черемисинова Л. Д.
Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Л. Д. Черемисинова, Р. П. Базилевич, И. П. Логинова, И. Ф. Щербюк, Л. В. Базилевич // Управляющие системы и машины. - 2012. - № 4. - С. 42-50. - Режим доступу: http://nbuv.gov.ua/UJRN/USM_2012_4_7

Рассмотрена проблема топологической оптимизации заказных сверхбольших интегральных схем (СБИС). Подход заключается в разбиении задачи на две взаимосвязанные подзадачи, решение которых позволяет минимизировать площадь цифровой схемы на кристалле СБИС, занимаемой каждым из блоков цифровой схемы, имеющих регулярную структуру, и путем эффективного размещения макроэлементов.

Повний текст PDF - 408.671 Kb

Зміст випуску Google Scholar

Цитування публікації

Цитованість авторів публікації:

Бібліографічний опис для цитування:

Черемисинова Л. Д. Минимизация площади заказных СБИС на этапе топологического проектирования цифровых схем / Л. Д. Черемисинова, Р. П. Базилевич, И. П. Логинова, И. Ф. Щербюк, Л. В. Базилевич // Управляющие системы и машины. - 2012. - № 4. - С. 42-50. - Режим доступу: http://nbuv.gov.ua/UJRN/USM_2012_4_7.

Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"

Відділ інформаційно-комунікаційних технологій

Пам`ятка користувача