



ВЫЧИСЛИТЕЛЬНЫЕ ПРОЦЕССЫ И СИСТЕМЫ

УДК 681.518.5:004.052.32

В.В. Сапожников, Вл.В. Сапожников, доктора техн. наук,

Д.В. Ефанов, канд. техн. наук, **М.Р. Черепанова**

Федеральное государственное бюджетное образовательное учреждение
высшего образования «Петербургский государственный университет
путей сообщения Императора Александра I»
(Российская Федерация, 190031, Санкт-Петербург, Московский пр., 9,
тел. (+7) 9117092164, (+7) (812) 4578579, e-mail: TrES-4b@yandex.ru)

Модульные коды с суммированием в системах функционального контроля. II. Уменьшение структурной избыточности систем функционального контроля

Описаны способы организации систем функционального контроля. Исследовано влияние значения модуля при построении кода с суммированием на показатель структурной избыточности системы функционального контроля. Предложена классификация модульных кодов с суммированием.

Описано способи організації систем функціонального контролю. Досліджено вплив значення модуля при побудові коду з підсумовуванням на показник структурної надлишковості системи функціонального контролю. Запропоновано класифікацію модульних кодів з підсумовуванням.

Ключевые слова: система функционального контроля, структурная избыточность, код с суммированием, код Бергера, код паритета, модульный код с суммированием, обнаружение ошибок в комбинационных схемах.

В работе [1] установлены свойства модульных кодов с суммированием, или $SM(m, k)$ -кодов (где m и k — длины информационных и контрольных векторов кодов), которые целесообразно учитывать при организации систем функционального контроля (СФК) логических устройств автоматики и вычислительной техники. Подразумевается, что СФК организована по классической структурной схеме с раздельной реализацией логических блоков — основной (блок $F(x)$) и контрольной (блок $G(x)$) логики [1, рис. 1]. В этом случае возникающие в процессе работы системы одиночные неисправности могут приводить к искажениям значений на выходах только одного из блоков. Таким образом, неисправность искажает информационный или контрольный векторы $SM(m, k)$ -кода, положенного в основу СФК

© В.В. Сапожников, Вл.В. Сапожников, Д.В. Ефанов, М.Р. Черепанова, 2016

ISSN 0204-3572. Электрон. моделирование. 2016. Т. 38. № 3

на этапе ее проектирования. Данное событие фиксируется схемой самопроверяемого тестера [2, 3].

Помимо обнаруживающей способности СФК обладает такой важной характеристикой как структурная избыточность, которая оценивается обычно в условных единицах площади L , занимаемой устройством на кристалле [4]. При этом анализируется значение показателя L в сравнении с аналогичным показателем для объекта диагностирования $F(x)$ или с площадью системы дублирования.

Уменьшение структурной избыточности СФК возможно двумя способами. Первый заключается в оптимизации структур контролируемого и контролирующего устройств при их совместной технической реализации. Оптимизация структуры возможна посредством выделения общих подсхем реализации функций в блоках $F(x)$ и $G(x)$, т.е. в случае совместной реализации блоков $F(x)$ и $G(x)$ происходит «сжатие» их схем [1, рис. 1]. Второй способ связан с уменьшением числа функций, реализуемых блоком контрольной логики $G(x)$, и модификацией правил вычисления их значений. Для решения этой задачи могут быть использованы $SM(m, k)$ -коды и их модификации, описанные, например, в [5].

Проанализируем особенности СФК, организованных по $SM(m, k)$ -кодам с различными модулями $M \in \{2, 3, \dots, m+1\}$ при раздельной и совместной реализации блоков основной и контрольной логики.

Сокращение показателя структурной избыточности СФК — весьма актуальная задача, поскольку связана с такими важными показателями системы как энергопотребление, быстродействие, тестопригодность и другими, что в конечном итоге влияет на стоимость разработки и эксплуатации системы.

Наибольшей структурной избыточностью обладают системы дублирования, в которых блок контрольной логики заменен копией контролируемого устройства. Однако при этом в системе дублирования обнаруживается любая одиночная неисправность в контролируемом устройстве. При построении системы технического диагностирования для реального устройства применение дублирования может оказаться неоправданным. Так, при выборе варианта организации СФК целесообразно учитывать свойства топологии контролируемого устройства, поскольку одиночные неисправности на выходах логических элементов внутренней структуры не всегда приводят к ошибкам определенных кратностей на выходах. Например, если в структуре контролируемого логического устройства отсутствуют элементы, соединенные путями со всеми его выходами, в векторе выходных функций (информационном векторе) невозможны искажения максимальной кратностью $d = m$.

Учет особенностей топологии контролируемого устройства позволяет уменьшать структурную избыточность СФК и использовать при ее организации, например, $SM(m, k)$ -коды. Кроме того, на структурную избыточность влияют и условия работы СФК: на ее входах и выходах могут формироваться не все, а только часть возможных векторов.

Наиболее простыми являются структуры, организованные по кодам паритета ($S2(m, 1)$ -кодам). Блок контрольной логики представляет собой функцию, реализующую свертку значений функций рабочего вектора по модулю два. В этом случае при построении СФК требуется анализ топологии контролируемого устройства и выделение групп независимых выходов для обеспечения 100%-ного обнаружения одиночных неисправностей [6, 7].

Методы дублирования и паритета — это диаметрально противоположные подходы к организации СФК. Для первого, в общем случае, характерно максимальное значение показателя структурной избыточности при максимальной эффективности обнаружения одиночных неисправностей в контролируемом устройстве, а для второго — минимальная структурная избыточность при не самой высокой эффективности обнаружения одиночных неисправностей.

Хорошим техническим решением при организации СФК может быть применение модульных кодов с суммированием. Модуль кода выбираем из множества $M \in \{2, 3, \dots, m+1\}$. Максимальное значение $M = m + 1$ обеспечивает максимальное число контрольных разрядов кода $k = \lceil \log_2(m+1) \rceil$ (запись $\lceil \dots \rceil$ означает целое сверху от вычисляемого значения) и, соответственно, максимальное число реализуемых блоком $G(x)$ функций. Коды с максимальным значением модуля $M = m + 1$ являются классическими кодами с суммированием, или кодами Бергера [8].

Уменьшая значение модуля, уменьшаем число разрядов в контрольных векторах кода с суммированием и меняем при этом правила их образования. Это существенно влияет на структурную избыточность СФК, так как уменьшается сложность не только блока $G(x)$, но и сложность схемы тестера. При совместной реализации контрольного и контролирующего устройств удается значительно уменьшить структурную избыточность СФК. В этом случае часть контрольных функций может быть аппаратно реализована логическими подсхемами, входящими в подсхемы вычисления основных функций f_1, f_2, \dots, f_m .

Влияние значения модуля на структурную избыточность СФК исследовано на множестве контрольных примеров [9]. Для экспериментов разработан специализированный программный модуль формирования файлов логических описаний блоков СФК. Для каждого контрольного примера получены файлы логических описаний каждого из блоков СФК, орга-




Рис. 1. Зависимость числа контрольных разрядов в $SM(m, k)$ -кодах от значения модуля

низованных по структурной схеме, приведенной в работе [1, рис. 1], для всех возможных значений модуля кода с суммированием.

Анализ сложности технической реализации СФК проведен с использованием интерпретатора SIS (Sequential Interactive Synthesis), разработанного в Университете Калифорнии (University of California, Berkeley) специально для решения задач технической диагностики [10]. Показателем сложности технической реализации логического устройства в SIS является площадь (area), подсчитываемая в выбранной библиотеке логических элементов. Для экспериментов была выбрана библиотека nor.genlib.

В табл. 1 приведены результаты экспериментов с 17 контрольными комбинационными схемами. Для сравнения указана площадь системы дублирования D . Анализируя результаты, приведенные в табл. 1, можно сделать вывод о том, что выбранное значение модуля $SM(m, k)$ -кода при организации СФК полностью определяет показатель сложности технической реализации и, соответственно, структурной избыточности системы. Значение модуля определяет сложность тестера в СФК и сложность блока контрольной логики.

На сложность логических блоков $F(x)$ и $G(x)$ непосредственно влияет число контрольных разрядов $SM(m, k)$ -кода. Для данного значения k модульного кода с суммированием существует 2^{k-1} различных значений модуля, выбор которых не влияет на число контрольных разрядов, однако меняет функции вычисления их значений (рис. 1). Для сохранения постоянным числа k значение модуля выбирается из диапазона $M \in \{(2^{k-1} + 1), (2^{k-1} + 2), \dots, 2^k\}$. Например, для сохранения $k = 4$ значение модуля кода с суммированием может быть выбрано из множества $M \in \{9, 10, \dots, 16\}$. Следует обозначить свойства модуля кода Бергера ($M = m + 1$) и $SM(m, k)$ -кодов с модулем-степенью числа 2. Функции вычисления значений контрольных разрядов у данных кодов одинаковы. Значение модуля определяет только число контрольных разрядов.

При максимальном уменьшении модуля до значения $M = 2$ получаем код с одним контрольным разрядом, вычисляющим функцию паритета. Следует заметить, что $S2(m, 1)$ -код — это единственный помехоустойчи-

Таблица 1

Номер п.п	Контрольная схема	m	D	Площадь СФК при М														
				2	3	4	5	6	7	8	9	10	11	12	13	14	15	
1	cml82a	3	1 840	1536	1984	2008												
2	cml85a	3	2 512	1328	1776	1744												
3	z4ml	4	3 984	2520	2592	2920	3616											
4	cmb	4	3 280	4112	4864	5312	5152											
5	b1	4	1 392	800	1360	1320	1544											
6	cml62a	5	3 392	616	1176	1136	1360											
7	cml63a	5	3 392	4288	6752	7640	8336	7448										
8	alu2	6	19 008	15816	20904	20592	24984	22880	22592									
9	x2	7	4 160	12752	17568	17368	20192	18784	18968									
10	alu4	8	36 384	101288	150376	156528	181528	187688	187240	181880	178192							
11	cml38a	8	2 928	1368	3864	4008	8192	5832	5520	5912	5000							
12	f51m	8	8 528	6632	12928	12856	18384	15448	17464	15576	16472							
13	cml42a	10	3 600	5912	10432	11120	16912	13952	16104	14440	14376							
14	cu	11	5 504	1640	4296	3816	7728	6520	5768	7208	5800	5360						
15	pml	13	5 648	3176	6816	6216	11208	18552	33056	23080	27128	29528	26312					
16	decod	16	5 456	2824	6680	5576	10600	18016	32520	22544	26592	28992	25776					
17	tcon	16	6 160	4344	4344	3864	7776	6568	17536	12464	11864	11752						
				3712	9304	9400	16408	33552	19088	16144	25928	22744	12416	11816	11704	11104		
				2392	7137	6224	14000	78248	66496	13096	25408	94016	167992	88192	27712	23424		
				2952	7697	6784	14560	78808	67056	13656	25968	94576	168552	88752	28722	23464		
				17601	12208	91960	266848	138136	26904	55640	286400	264984	173120	61632	56784	59064	48808	
				14265	14265	11752	29624	90960	87368	26448	55192	118192	200912	60408	56328	58456	47528	
																	48312	

Примечание: над чертой указана площадь СФК, организованных по $SM(m, k)$ -кодам при раздельной реализации схем контроля и контролльного устройства (для традиционной структурной схемы СФК), а под чертой — при совместной их реализации

Таблица 2

Отношение площадей СФК при совместной и раздельной реализации блоков (%) для M																		
Номер П.П.	Контрольная схема	m	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
1	cm82a	3	86,46	89,52	86,85													
2	cm85a	3	83,11	32,25	123,84													
3	z4ml	4	81,91	79,28	80,87	85,09												
4	cmb	4	68,38	70,32	73,35	75,33												
5	b1	4	77	86,47	86,06	88,08												
6	cm162a	5	86,57	86,14	76,54	83,21	92,16											
7	cm163a	5	78,17	85,31	71,83	84,55	87,54											
8	alu2	6	80,63	84,04	84,34	80,82	82,1	83,96										
9	x2	7	84,33	90,25	85,77	90,63	92,61	91,2	89,6									
10	alu4	8	92,88	85,58	86,56	91,32	85,71	86,76	85,04	87,51								
11	cm138a	8	96,49	98,34	98,8	99,22	98,9	99,12	99,18	98,82								
12	f51m	8	89,14	80,69	86,5	91,99	90,32	92,21	92,71	87,28								
13	cm42a	10	97,16	98,9	98,76	99,38	99,27	99,73	99,61	99,6	99,59	99,57						
14	cu	11	88,92	98	89,7	94,58	97,11	98,38	97,68	98,02	98,22	98,18	97,96					
15	pml	13	90,27	94,86	85,58	95,44	96,75	100,97	102,38	99,69	104,29	103,98	107,77	107,32	108,1			
16	decod	16	123,41	107,85	109	104	100,72	100,84	104,28	102,2	100,6	100,33	100,63	102,02	102,11	101,95	102,44	102,39
17	tcon	16	89,5	81,05	96,26	32,21	34,09	63,25	98,31	99,19	41,27	75,82	64,06	98,01	99,2	98,97	99,05	98,98

вый код с одним контрольным разрядом, в котором данный контрольный разряд определяет значение свертки по модулю 2 всех разрядов информационного вектора. Для других значений k могут быть установлены правила построения различных по свойствам кодов [5].

При одинаковых значениях числа контрольных разрядов (см. рис. 1), как правило, наименьшее значение площади СФК получаем при выборе модуля $M = 2^k$ (см., например, строку 9 в табл. 1). Однако в некоторых случаях эффективным является выбор другого значения модуля. Например для схемы см85а значение модуля $M = 3$ обеспечивает наименьшее значение площади системы функционального контроля (меньше, чем по коду паритета). Использование четных значений модуля также позволяет получить хорошие результаты.

Совместная реализация блоков $F(x)$ и $G(x)$ в СФК позволяет уменьшить ее структурную избыточность. В табл. 2 приведены значения отношения площади СФК при совместной реализации блоков $F(x)$ и $G(x)$ к аналогичному параметру системы с их раздельной реализацией. Анализируя результаты контрольных примеров, можно заметить, что совместная реализация блоков $F(x)$ и $G(x)$ в СФК по сравнению с раздельной их реализацией дает возможность уменьшить структурную избыточность приблизительно на 10%. Таким образом, выполнено сжатие структур блоков $F(x)$ и $G(x)$ при их совместной реализации, а значения отношений, приведенные в табл. 2, являются коэффициентами сжатия (в процентах).

В некоторых случаях совместная реализация блоков $F(x)$ и $G(x)$ приводит к увеличению структурной избыточности (см., например, строку 16 в табл. 2), т.е. не является эффективной. Однако в других случаях (см., например, строки 2 (при $M = 3$) и 17 (при $M = 5, 6$)), наоборот, сжатие оказывается весьма существенным. Для указанных схем при совместной реализации блоков $F(x)$ и $G(x)$ удается в три раза уменьшить структурную избыточность СФК по сравнению с традиционным способом ее реализации.

К сожалению, совместная реализация блоков $F(x)$ и $G(x)$ влечет за собой ухудшение свойств обнаружения ошибок кодом, так как часть логических элементов при этом входит в схемные реализации основных и контрольных функций. Это следует считать ценой, которую платит разработчик за уменьшение структурной избыточности СФК.

Классификация модульных кодов с суммированием основана на использовании модульных кодов с наилучшими характеристиками [1], а также полученных экспериментальных результатов оценки сложности технической реализации структурных схем СФК. При этом учитываются как характеристики обнаружения ошибок в информационных векторах, так и характеристики сложности технической реализации СФК.




Рис. 2. Классификация $SM(m, k)$ -кодов

Предлагаемая классификация $SM(m, k)$ -кодов (рис. 2) является развитием классификации, предложенной в [11]. В новой классификации все $SM(m, k)$ -коды разделены на две группы:

1. Код Бергера и все $SM(m, k)$ -коды со значениями $M = 2^q, q = 1, 2, \dots, \lceil \log_2(m+1) \rceil - 1$.
2. $SM(m, k)$ -коды с другими значениями модулей.

Первая группа содержит намного меньше кодов, чем вторая. Для данного m существует m способов построения модульных кодов с суммированием ($M \in \{2, 3, \dots, m+1\}$), среди которых к первой группе относятся только $k = \lceil \log_2(m+1) \rceil$ $SM(m, k)$ -кодов. Например, при $m = 100$ в первую группу входят 7 $SM(m, k)$ -кодов ($M = 2, 4, 8, 16, 32, 64, 101$), а во вторую — 93 кода. Таким образом, в предлагаемой классификации учтено все многообразие $SM(m, k)$ -кодов.

Преимущество модулей $M = 2^q, q = 1, 2, \dots, \lceil \log_2(m+1) \rceil - 1$, применяемых при построении $SM(m, k)$ -кодов, состоит в том, что уменьшение значения q в контрольном векторе позволяет сохранить неизменными значения k младших функций при больших значениях модуля M . При этом исключается часть контрольных разрядов. Теоретически коды первой группы более предпочтительны по сравнению со всеми остальными $SM(m, k)$ -кодами. Однако в практических задачах при условии, что на входы СФК не поступают все возможные комбинации входных значений, а также не формируются все возможные 2^m информационные векторы, могут быть весьма эффективны модули $M \neq 2^q, q = 1, 2, \dots, \lceil \log_2(m+1) \rceil - 1$.

В отличие от модулей, представляющих степени числа 2, применение других модулей существенно изменяет контрольные функции по сравнению с функциями, реализуемыми контрольными разрядами классических

кодов Бергера. Наиболее сложными при этом являются функции, соответствующие вычетам с нечетными значениями $M = 2l + 1$, $l = 1, 2, \dots$. Группа модульных кодов с нечетными значениями M образует множество $SM(m, k)$ -кодов, имеющих потенциально сложные функции разрядов контрольных векторов. Коды с четными значениями M , исключая степени числа 2, образуют большую группу $SM(m, k)$ -кодов, которую также следует учитывать при выборе наилучшего варианта кодирования для организации СФК.

Из модульных кодов с четными значениями M необходимо выделить особую группу кодов, у которых значение модуля кратно числу 8: $M = 24, 40, 48, \dots$. Если сравнить двоичные числа, соответствующие весу r и наименьшему неотрицательному вычету его по одному из таких модулей, можно заметить, что часть младших разрядов у них совпадает. Например, для кодов с модулем $M = 24$ при определении вычета не меняются три младших контрольных разряда при любом значении истинного веса r .

Можно выделить специальные значения модулей, применение которых давало бы хорошие результаты в СФК — это значения M , которые являются произведениями чисел 2 с высокими степенями на какое-либо натуральное число. Например, $M = 48 = 2^4 \cdot 3$ или $M = 96 = 2^5 \cdot 3$ (в двоичном виде — это числа соответственно 110 000 и 1 100 000). Уменьшение степени числа 2 и значения натурального числа, на которое умножается эта степень, приводит к появлению еще двух групп $SM(m, k)$ -кодов: коды, у которых значение модуля кратно 4 ($M = 12, 20, 28, \dots$), и все остальные модульные коды.

Следует пояснить, что применение $SM(m, k)$ -кодов с большими значениями M для контроля логических схем с большим числом выходов может оказаться достаточно затруднительным, так как при организации СФК необходимо обеспечивать такое важное свойство, как самопроверяемость тестера. Это свойство в практических задачах требует обязательного появления хотя бы на одном входном наборе каждого из существующих контрольных векторов, что может оказаться недостижимым для реального устройства. Поэтому эффективным подходом в этом случае может быть разбиение выходов контролируемого устройства на группы и контроль каждой группы в отдельности по установленному модульному коду с суммированием и последующим объединением выходов тестеров с использованием специальных модулей сжатия парофазных сигналов *TRC* [12].

Предложенная классификация $SM(m, k)$ -кодов образует бинарное дерево, ветви левой части которого содержат в общем случае (при формировании всех возможных 2^m информационных векторов) $SM(m, k)$ -коды, обладающие наилучшими свойствами в СФК.




Рис. 3. Структурная схема тестера систематического кода: B_1 — блок вычисления контрольных разрядов; B_2 — компаратор

Синтез тестеров модульных кодов с суммированием представляет особый интерес, поскольку данное устройство является «последним стражем» в СФК и должно обладать свойством самопроверяемости. Тестер любого систематического кода удобно строить по структурной схеме, представленной на рис. 3 [13—17]. На входы блока B_1 поступают разряды информационных векторов, формируемые в СФК объектом диагностирования $F(x)$. В блоке B_1 вычисляются разряды контрольного вектора $g_1^*, g_2^*, \dots, g_{k-1}^*, g_k^*$. В то же время, разряды контрольного вектора g_1, g_2, \dots, g_k в СФК вычисляются блоком контрольной логики $G(x)$ по значениям входных векторов x_1, x_2, \dots, x_t .

Сравнение одноименных функций $g_i, i=1, \bar{k}$, осуществляется компаратором B_2 , который реализован в виде каскадного подключения стандартных модулей сжатия парафазных сигналов TRC (two-rail checker). Такой модуль имеет два парафазных входа и один парафазный выход [12]. Поэтому для сравнения одноименных разрядов контрольных векторов, вычисленных раз-

личными блоками в СФК, сигналы от одного из блоков предварительно инвертируются. Структура компаратора является самопроверяемой.

Таким образом, на каждый вход модуля TRC подается сигнал вида $\langle \overline{g_i^*} \overline{g_i} \rangle$. При поступлении на входы модуля TRC паразитного сигнала на его выходе также формируется паразитный сигнал. При этом любая неисправность во внутренней структуре или на входах приводит к нарушению паразитности. Для синтеза компаратора требуется подключение $k - 1$ модулей TRC , на выходах которых формируется контрольный сигнал в СФК. Нарушение паразитности контрольного сигнала свидетельствует о наличии неисправности в одном из компонентов СФК.

Блок B_2 в составе тестера имеет стандартную структуру. Блок B_1 синтезируется на основе его функциональных спецификаций, а также исходя из требований по быстродействию, сложности технической реализации и контролерпригодности. При синтезе блоков вычисления контрольных разрядов для кодов с суммированием с модулями $M = 2^q$, $q = 1, 2, \dots, \lceil \log_2(m+1) \rceil - 1$ удобно использовать стандартные схемы сумматоров, полусумматоров и сумматоров по модулю 2 [13, 18]. Для кодов с суммированием с модулями $M \neq 2^q$, $q = 1, 2, \dots, \lceil \log_2(m+1) \rceil - 1$ эффективны двоичные счетчики единиц, универсальный метод синтеза которых и блочная структура описаны в работах [19, 20].

Выводы

Предложенная классификация $SM(m, k)$ -кодов может быть основой для изучения свойств и других модификаций кодов с суммированием, получаемых при вычислении наименьших неотрицательных вычетов истинного или модифицированного веса информационного вектора [2, 3, 18, 21].

Используя свойства обнаружения ошибок $SM(m, k)$ -кодами, можно создавать СФК, обеспечивающие 100%-ное обнаружение одиночных неисправностей в объекте диагностирования, что достигается посредством модификации структуры объекта диагностирования с учетом свойств выбранного для организации контроля $SM(m, k)$ -кода. Для кодов Бергера подобный подход описан в работах [22—25], а для модульных кодов $M = 2^q$, $q = 1, 2, \dots, \lceil \log_2(m+1) \rceil - 1$ — в работе [26].

СПИСОК ЛИТЕРАТУРЫ

1. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Черепанова М.Р. Модульные коды с суммированием в системах функционального контроля. Ч. I. Свойства обнаружения ошибок кодами в информационных векторах // Электрон. моделирование. — 2016. — **38**, № 2. — С. 27—48.
2. Kavousianos X., Nikолос D. Novel TSC Checkers for Bose-Lin and Bose Codes // 3ed IEEE Intern. On-Line Testing Workshop. July 6-8, 1998. Capry, Italy. — P. 172—176.

3. *Nikolos D., Kavousianos X.* Modular TSC Checkers for Bose-Lin and Bose Codes // IEEE VLSI Test Symposium, April 25-29, 1999, Dana Point. — P. 354—360.
4. *Goessel M., Graf S.* Error Detection Circuits. — London: McGraw-Hill, 1994. — 261 p.
5. *Блюдов А.А., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В.* О кодах с суммированием единичных разрядов в системах функционального контроля // Автоматика и телемеханика. — 2014. — № 8. — С. 131—145.
6. *Гессель М., Согомонян Е.С.* Построение кодоразделительных самопаритетных комбинационных схем для самотестирования и функционального диагностирования // Там же. — 1996. — № 11. — С. 155—165.
7. *Согомонян Е.С.* Построение самопроверяемых схем встроенного контроля для комбинационных устройств // Там же. — 1974. — № 2. — С. 121—133.
8. *Berger J.M.* A Note on Error Detecting Codes for Asymmetric Channels // Information and Control. — 1961. — Vol. 4, Issue 1. — P. 68—73.
9. *Collection of Digital Design Benchmarks* [Режим доступа: <http://ddd.fit.cvut.cz/prj/Benchmarks/>].
10. *Yang S.* Logic Synthesis and Optimization Benchmarks: User Guide: Version 3.0. — Microelectronics Center of North Carolina (MCNC). — 1991. — 88 p.
11. *Sapozhnikov V., Sapozhnikov Vl., Efanov D.* Modular Sum Code in Building Testable Discrete Systems // Proc. of 13th IEEE East-West Design & Test Symposium (EWDTs'2015). — Batumi, Georgia, September 26-29, 2015. — P. 181—187.
12. *Lala P.K.* Self-Checking and Fault-Tolerant Digital Design. — San Francisco: Morgan Kaufmann Publishers, 2001. — 216 p.
13. *Marouf M.A., Friedman A.D.* Design of Self-Checking Checkers for Berger Codes // Proc. of the 8th Annual Intern. Conf. on Fault-Tolerant Computing. — Toulouse, France, 1978. — P. 179—183.
14. *Jha N.K.* Totally Self-Checking Checker Designs for Bose-Lin, Bose and Blaum Codes // IEEE Trans. Computer-Aided Design. — 1991. — Vol. CAD-10, Feb. — P. 136—143.
15. *Pierce D., Lala P.K.* Efficient Self-Checking Checkers for Berger Codes // Proc. of 1st IEEE Int. On-Line Testing Workshop. — 1995. — P. 238—242.
16. *Metra C., Favalli M., Ricco B.* Novel Berger Code Checker // Proc. of the IEEE Intern. Workshop on Defect and Fault Tolerance in VLSI Systems. — 1995, November 13-15. — 287 p.
17. *Metra C., Lo J.C.* Compact and High Speed Berger Code Checker // 2nd IEEE International On-Line Testing Workshop. — Biarritz, Franze, 1996, July 8-10. — P. 144—149.
18. *Piestrak S.J.* Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. — Wrocław: Oficyna Wydawnicza Politechniki Wrocławskiej, 1995. — 111 p.
19. *Сапожников В.В., Сапожников Вл.В., Ургансков Д.И.* Универсальные структуры двоичных счетчиков единиц по произвольному модулю счета // Электрон. моделирование. — 2002. — № 4. — С. 65—81.
20. *Сапожников В.В., Сапожников Вл.В., Ургансков Д.И.* Блочная структура двоичного счетчика единиц по произвольному модулю счета // Там же. — 2005. — № 4. — С. 47—56.
21. *Das D., Touba N.A., Seuring M., Gossel M.* Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes // Proc. of the 6th IEEE Intern. On-Line Testing Workshop (IOLTW). — Spain, Palma de Mallorca, July 3-5, 2000. — P. 171—176.
22. *Гессель М., Согомонян Е.С.* Построение самотестируемых и самопроверяемых комбинационных устройств со слабо-независимыми выходами // Автоматика и телемеханика. — 1992. — № 8. — С. 150—160.
23. *Busaba F.Y., Lala P.K.* Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // Journal of Electronic Testing: Theory and Applications. — 1994. — Vol. 5, Issue 5. — P. 19—28.

24. Сапожников В.В., Сапожников Вл.В., Гессель М., Морозов А.А. Метод построения комбинационных самопроверяемых устройств с обнаружением всех одиночных неисправностей // Электрон. моделирование. — 1998. — № 6. — С. 70—80.
25. Morosow A, Saposhnikov V.V., Saposhnikov Vl.V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design. — 1998. — Vol. 5, Issue 4. — P. 333—345.
26. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // Автоматика и телемеханика. — 2015. — № 10. — С. 152—169.

V.V. Sapozhnikov, Vl.V. Sapozhnikov, D.V. Efanov, M.R. Cherepanova

MODULO CODES WITH SUMMATION IN CONCURRENT ERROR DETECTION SYSTEMS. II. DECREASE OF HARDWARE REDUNDANCY OF CONCURRENT ERROR DETECTION SYSTEMS

Ways of concurrent error detection systems organization are described. Influence of code with summation modulo value on the concurrent error detection system hardware redundancy is studied. Classification of modulo codes with summation is offered.

Keywords: concurrent error detection system, hardware redundancy, code with summation, Berger code, parity code, modulo codes with summation, detection of error in combinational circuits.

REFERENCES

1. Sapozhnikov, V.V., Sapozhnikov, Vl.V., Efanov, D.V. and Cherepanova, M.R. (2016), “Modulo codes with summation in concurrent error detection systems. I. Ability to detect errors by modulo codes in data vectors”, *Elektronnoe modelirovanie*, Vol. 38, no. 2, pp. 27-48.
2. Kavousianos, X. and Nikolos, D. (1998), “Novel TSC Checkers for Bose-Lin and Bose Codes”, *Proceedings of the 3ed IEEE Intern. On-Line Testing Workshop*, July 6-8, 1998, Capry, Italy, pp. 172-176.
3. Nikolos, D. and Kavousianos, X. (1999), “Modular TSC checkers for Bose-Lin and Bose codes”, *Proceedings of the IEEE VLSI Test Symposium*, April 25-29, 1999, Dana Point, USA, pp. 354-360.
4. Goessel, M. and Graf, S. (1994), Error detection circuits, McGraw-Hill, London, UK.
5. Blyudov, A.A., Efanov, D.V., Sapozhnikov, V.V. and Sapozhnikov, Vl.V. (2014), “On codes with summation of data bits in concurrent error detection systems”, *Avtomatika i telemekhanika*, no. 8, pp. 131-145.
6. Goessel, M. and Sogomonyan, E.S. (1996), “Construction of code-separating and self-parity combination circuits for self-testing and functional diagnostics”, *Avtomatika i telemekhanika*, no. 11, pp. 155-165.
7. Sogomonyan, E.S. (1974), “Construction of self-testing in-built monitoring circuits for combinational devices”, *Avtomatika i telemekhanika*, no. 2, pp. 121-133.
8. Berger, J.M. (1961), “A note on error detecting codes for asymmetric channels”, *Information and Control*, Vol. 4, Iss. 1, pp. 68-73.
9. Collection of digital design Benchmarks, available at: <http://ddd.fit.cvut.cz/prj/Benchmarks/>.
10. Yang, S. (1991), Logic synthesis and optimization benchmarks: User guide: Version 3.0”, Microelectronics Center of North Carolina (MCNC), North Carolina, USA.

11. Sapozhnikov, V., Sapozhnikov, Vl. and Efanov, D. (2015), “Modular sum code in building testable discrete systems”, *Proceedings of the 13th IEEE East-West Design & Test Symposium (EWDTS’2015)*, Batumi, Georgia, September 26-29, 2015, pp. 181-187.
12. Lala, P.K. (2001), Self-checking and fault-tolerant digital design, Morgan Kaufmann Publishers, San Francisco, USA.
13. Marouf, M.A. and Friedman, A.D. (1978), “Design of self-checking checkers for Berger codes”, *Proceedings of the 8th Annual International Conference on Fault-Tolerant Computing*, Toulouse, France, 1978, pp. 179-183.
14. Jha, N.K. (1991), “Totally self-checking checker designs for Bose-Lin, Bose and Blaum codes”, *IEEE Transactions on Computer-Aided Design*, Vol. CAD-10, pp.136-143.
15. Pierce, D. and Lala, P.K. (1995), “Efficient self-checking checkers for Berger codes”, *Proceedings of the 1st IEEE Int. On-Line Testing Workshop*, pp. 238-242.
16. Metra, C., Favalli, M. and Ricco, B. (1995), “Novel Berger code checker”, *Proceedings of the IEEE International Workshop on Defect and Fault Tolerance in VLSI Systems*, 1995, November 13-15, p. 287.
17. Metra, C. and Lo, J.C. (1996), “Compact and high speed Berger code checker”, *The 2nd IEEE International On-Line Testing Workshop*, Biarritz, Franze, 1996, July 8-10, pp. 144-149.
18. Piestrak, S.J. (1995), Design of self-testing checkers for unidirectional error detecting codes, Oficyna Wydawnicza Politechniki Wrocławskiej, Wrocław, Poland.
19. Sapozhnikov, V.V., Sapozhnikov, Vl.V. and Urganskov, D.I. (2002), “Universal structures of counters of ones by random modulo”, *Elektronnoe modelirovanie*, Vol. 24, no. 4, pp. 65-81.
20. Sapozhnikov, V.V., Sapozhnikov, Vl.V. and Urganskov, D.I. (2005), “Block structure of binary counter of ones by random modulo”, *Elektronnoe modelirovanie*, 2005, Vol. 27, no. 4, pp. 47—56.
21. Das, D., Touba, N.A., Seuring, M. and Gossel, M. (2000), “Low cost concurrent error detection based on modulo weight-based codes”, *Proceedings of the 6th IEEE International On-Line Testing Workshop (IOLTW)*, Spain, Palma de Mallorca, July 3-5, 2000, pp. 171-176.
22. Goessel, M. and Sogomonyan, E.S. (1992), “Design of self-testing and self-checking combinational circuits with weakly independent outputs”, *Avtomatika i telemekhanika*, no. 8, pp. 150-160.
23. Busaba, F.Y. and Lala, P.K. (1994), Self-checking combinational circuit design for single and unidirectional multibit errors, *Journal of Electronic Testing: Theory and Applications*, Vol. 5, Iss. 5, pp. 19-28.
24. Saposhnikov, V.V., Saposhnikov, Vl.V., Goessel, M. and Morozov, A.A. (1998), “Method of formation of combinational self-checking devices with detection of all single faults”, *Elektronnoe modelirovanie*, Vol. 20, no. 6, pp. 70-80.
25. Morosow, A., Saposhnikov, V.V., Saposhnikov, Vl.V. and Goessel, M. (1998), “Self-checking combinational circuits with unidirectionally independent outputs”, *VLSI Design*, Vol. 5, Iss. 4, pp. 333-345.
26. Efanov, D.V., Sapozhnikov, V.V. and Sapozhnikov, Vl.V. (2015), “Applications of modular summation codes to concurrent error detection systems for combinational Boolean circuits”, *Avtomatika i telemekhanika*, no. 10, pp. 152-169.

Поступила 21.12.15

САПОЖНИКОВ Валерий Владимирович, д-р техн. наук, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.

САПОЖНИКОВ Владимир Владимирович, д-р техн. наук, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.

ЕФАНОВ Дмитрий Викторович, канд. техн. наук, доцент кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I, который окончил в 2007 г. Область научных исследований — дискретная математика, надежность и техническая диагностика дискретных систем.

ЧЕРЕПАНОВА Мария Родионовна, студентка факультета «Автоматизация и интеллектуальные технологии» Петербургского государственного университета путей сообщения Императора Александра I. Область научных исследований — автоматика и дискретная математика.

